Universidad distrital Francisco José de Caldas , octubre 2020
Laboratorios electrónica digital practica 4. sumador BCD
Ángel Gabriel Tique Gómez // cód.: 20182007094
grupo 743
1. Resumen.
en la siguiente practica se elabora un sumador BDC por el cual se implementa sobre una estructura base de un diseño de un sumador de un bit, hasta ser convertido en un sumador de 4 bit, generando un diseño entre los bloques lógicos que serán previamente realizados en el software de PSOC creator 4.4 para luego cargarse en la tarjeta de diseño.
2. Introducción.
El diseño del sumador de un bit por medio de compuertas lógicas hace esencial y simple el inicio de un sumador BCD, por el cual bajo un diseño obtendremos un un bloque lógico que permite el mismo funcionamiento y mas dinámico en la implementación de entradas y salidas lógicas.
el sumar tiene como fin hacer operaciones aritmética para tal caso la suma de cuatro digito para obtener como resultado la suma de estos dos números, sin embargo para que esto se cumpla se debe tener en cuenta que:
- si la suma entre los dos números es menor de nueve se toma como valido para BCD
- Su suma ha de ser binaria.
- si la suma de estos números excede el nuevo o forma acarreo la suma es un no valido para BCD, en cambio se debe sumar (0110), al siguiente grupo de cuatro dígitos con ello pasa a los otros seis estados.
De esta forma se buscar hacer un sumador BDC implementando diseños lógicos que nos proporciona un sumador de 1 bit hasta la relación de bloques lógicos que nos proporcionan la suma de 4bit con el fin que el sistema proporcione datos verídicos de acuerdo a la tabla (1) que se proporciona.
3. Materiales.
- software PSOC creator 4.4.
- Kit de desarrollo PSOC 5 LP V2.
- Se implementa el diseño de de la figura (1) para un sumador de 1bit del cual permite formar un bloque lógico de tal modo que al unirlo con otro de un sumador de 2 bits, el mismo procedimiento se empleara hasta obtener un sumador de cuatro bit que posteriormente se usa para la formación del sumador BCD.
- para constrir el decodificador se requiere como primer punto la tabla de verdad de este, como se desean obtener los 16 numeros del "0" al "F" en el display, se contruye la tabla de verdad mirando que segmentos tiene que estar encedidos siendo uno para el semento encendido y cero si el segmento tiene que estar apagado. apartir de esto se construye la tabla (2)
- el diseño del sumador BCD se diseña desde lo micro hasta lo macro, el comparador se propone para que esta suma de binarios no sea mayor de nueve (9) en decimal y en binario (1001), si esto ocurre se genera un uno en los siguientes cuatro dígitos.
- se debe hacer énfasis en el momento de la creación de un nuevo proyecto en el software, usar la referencia de la tarjeta la cual se usara para cargar el programa por el cual en este caso se usa la referencia Cy8c5888lti-lp097.
- valores contantes para este caso que se debía introducir en el sistema un cero (0) se usa un low de bloque "0".
- el display de la tarjeta de diseño mediante pruebas entre Vcc y tierra demostró que la conexión es de cátodo común.



Comentarios
Publicar un comentario